


MOTION COMPENSATION PREDICTION CIRCUIT

Patent number: JP2000102016
Publication date: 2000-04-07
Inventor: MORITA KAZUHIKO
Applicant: VICTOR COMPANY OF JAPAN
Classification:
- **international:** H04N7/32
- **european:**
Application number: JP19980268574 19980922
Priority number(s): JP19980268574 19980922

Report a data error here

Abstract of JP2000102016

PROBLEM TO BE SOLVED: To prevent the degradation of the image quality of decoding images due to the increase of residual signals in a fine motion area. **SOLUTION:** An 8×8 motion detector 16 performs division into 8×8 sub blocks for each macro block for each 16×16 pixels of a source image and detects four motion vectors, the four motion vectors are integrated to the maximum of two pieces by a vector integration circuit 17 and the number of the motion vectors is suppressed. A prediction image preparation circuit 12 prepares a prediction image by using the integrated motion vectors. A subtractor 2 obtains the difference data of the prediction image and the source image and the difference data are encoded through a DCT(discrete cosine transformation) device 3, a quantizer 3 and a variable length encoder 5 further and transmitted to a decoding side. The variable length encoder also encodes a prediction mode including the integrated motion vector and the integration pattern inputted from an evaluation value detection and prediction mode judgement circuit 13 and transmits it to the decoding side in addition to the quantized difference data.



Data supplied from the ***esp@cenet*** database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2000-102016
(P2000-102016A)

(43) 公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.⁷

識別記号

F I
H04N 7/137

テーマコード(参考)
Z 5C059

(21)出願番号 特願平10-268574

(22)出願日 平成10年9月22日(1998.9.22)

(71) 出願人 000004329

日本ピクター株式会社
神奈川県横浜市神奈川区守屋町3丁目12番地

九

(72) 發明者 森田 一彦

神奈川県横浜市神奈川区守屋町2


地 日本ピクター株式会社内
(74)代理人 100083806
弁理士 三好 秀和 (外9名)
Fターム(参考) 50059 KK06 MA02 MA23 MC38 ME01
NN08 NN21 NN28 TA61 TB07
TC12 TD09 HA02

(54) 【発明の名称】 動き補償予測回路

(57) 【要約】

【課題】 細かな動き領域に対しては残差信号が多くなって復号画像の画質が劣化する。

【解決手段】 8×8 動き検出器 1 6 は原画像の 16×16 画素毎のマクロブロック毎に 8×8 サブブロックに分割して 4 個の動きベクトルを検出し、この 4 個の動きベクトルをベクトル統合回路 1 7 により最大 2 個に統合して動きベクトルの数を抑制する。予測画像作成回路 1 2 はこの統合した動きベクトルを用いて予測画像を作成する。減算器 2 は前記予測画像と原画像の差分データを取り、この差分データが D C T 器 3 、量子化器 4 、更に可変長符号器 5 を通って符号化され、復号側に送信される。可変長符号器は前記量子化差分データの他に、評価値検出及び予測モード判定回路 1 3 から入力される統合化された動きベクトルとその統合化パターンを含んだ予測モードも符号化して復号側に送信する。



1

【特許請求の範囲】

【請求項1】 原画像を $2M \times 2N$ (M, Nは整数)の画素単位のブロックに分割し、更にこのブロックを4分割して、4個の $M \times N$ 画素のブロックを得、これら4個の $M \times N$ 画素のブロックのそれぞれから求めた動きベクトルを用いて前記原画像に対する予測画像を作成することにより、動き補償予測を行う動き補償予測回路において、

前記各 $M \times N$ 画素のブロックから動きベクトルを検出するベクトル検出手段と、

このベクトル検出手段により検出した4個の動きベクトルを最大2個以下の動きベクトルに統合して数を減少させる統合手段と、

前記統合手段により統合された動きベクトルを用いて前記原画像に対する予測画像を作成する画像作成手段とを備えたことを特徴とする動き補償予測回路。

【請求項2】 前記請求項1に記載の動き補償予測回路において、

前記統合手段は、前記ベクトル検出手段により検出された4個の動きベクトルの中で任意の1個の動きベクトルを固定し、残りの3個の動きベクトルを導出した $M \times N$ 画素のブロック領域を全て前記固定の動きベクトル値か、或いはこの固定の動きベクトル値と残りの3個の動きベクトルのいずれか一つの値に統合することにより、動きベクトルを最大2個以下に減少させることを特徴とする動き補償予測回路。

【請求項3】 前記請求項1又は2に記載の動き補償予測回路において、

前記統合手段が動きベクトルを統合する際に、いずれのパターンの統合を行うかについて重み付けをすることを特徴とする動き補償予測回路。

【請求項4】 前記請求項1乃至3いずれかに記載の動き補償予測回路において、

前記M及びNは8で、前記統合手段は前記ベクトル検出手段により検出された 8×8 画素ブロック毎の4個の動きベクトルを最大2個以下に統合して数を減少させることを特徴とする請求項1乃至3いずれかに記載の動き補償予測回路。

【請求項5】 原画像を $2M \times 2N$ (M, Nは整数)の画素単位のブロックに分割し、更にこのブロックを4分割して、4個の $M \times N$ 画素ブロックを得、これら4個の $M \times N$ 画素のブロック又は、前記 $2M \times 2N$ 画素のブロックから求めた動きベクトル用いて前記原画像に対する予測画像を作成することにより、動き補償予測を行う動き補償予測回路において、

前記 $2M \times 2N$ 画素のブロックから動きベクトルを検出する第1のベクトル検出手段と、

前記各 $M \times N$ 画素のブロックから動きベクトルを検出する第2のベクトル検出手段と、

この第2のベクトル検出手段により検出した4個の動き

2

ベクトルを最大2個以下の動きベクトルに統合してベクトルの数を減少させる統合手段と、

この統合手段により最大2個以下に統合された動きベクトルと前記第1のベクトル検出手段により検出された動きベクトルとを比較してより適切な動きベクトルを選択する選択手段と、

この選択手段により選択された動きベクトルを用いて前記原画像に対する予測画像を作成する画像作成手段とを備えたことを特徴とする動き補償予測回路。

【請求項6】 前記請求項5に記載の動き補償予測回路において、

前記選択手段は、重み付けした評価基準を用いて、前記適切な動きベクトルを選択することを特徴とする動き補償予測回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、原画像から予測画像を作成する動き補償予測回路に係り、この動き補償予測回路に用いて動画像の高能率符号化を行う動画像符号化装置に関する。

【0002】

【従来の技術】従来から、動画像の高能率符号化に関する技術として、「動き補償予測符号化」がある。この技術は動画像を構成する「フレーム」画像を 16×16 画素といった小さなブロック(これを「マクロブロック」という。)に分割し、各マクロブロック単位に、時間的に前(時間的に後の場合もある)の参照画像から被符号化画像を作成する方法である。

【0003】

上記したような従来の動画像符号化は図6に示すような方法で行われる。符号化側では 16×16 画素の各マクロブロックにおいて、参照画像上で被符号化画像のマクロブロックの周辺の(同一の大きさの)ブロックを取り取り、両者のブロックの間で画素毎の差分(残差信号)を取り、残差信号が最小となる場合のブロック間で生じる位置のずれを「動きベクトル」として検出する。この動きベクトルと前述の残差信号を符号化して、復号側に送る。

【0004】

復号側では先に復号されてメモリに貯えてある符号化側の参照画像に相当する復号画像と、新たに送られてきた動きベクトルを用いて、符号化側と同じ位置のマクロブロックを選択し、これと復号側に送られた残差信号を画素毎に加算して、現在の画像を再構成する。

【0005】図7は上記方法を具現化する従来の動画像符号化装置の構成例を示したブロック図である。原画像100は動き補償予測回路1と減算器2及び評価値検出及び予測モード判定回路13に供給される。動き補償予測回路1の 16×16 動き検出器11は、上記した方法により動きベクトルを検出して、これを予測画像作成回路12と評価値検出及び予測モード判定回路13に出力

する。予測画像作成回路12は前記動きベクトルとフレームメモリ14内の例えばひとつ前の画像とから予測画像を作成し、これを減算器2と評価値検出及び予測モード判定回路13に出力する。

【0006】これにより、減算器2では、原画像と予測画像との差分が取られ、この差分データにDCT器3で離散コサイン変換（直光変換の一種）を施してから、量子化器4で量子化し、この量子化データを可変長交符号化器5で可変長符号化（VLC）した後、復号側に送信する。

【0007】この際、逆量子化器6で前記量子化データが逆量子化され、更に逆DCT器7で逆離散コサイン変換されて元の差分データに戻り、この差分データと前記予測画像が加算器15で加算されて、次の予測のひとつ前の画像としてフレームメモリ14に格納される。

【0008】また、評価値検出及び予測モード判定回路13は 16×16 動き検出器11からの動きベクトルと原画像100及び予測画像作成回路12からの予測画像に基づいて、例えば前方予測、後方予測及び双方方向予測のいずれの予測が最も適しているかを評価判定して、最も適していると判定した予測モードと前記動きベクトルを可変長符号化器5に送り、これらデータも可変長符号化して、復号側に送信する。

【0009】なお、復号側に送る残差信号は通常の場合、上記のようにDCT等の離散コサイン変換及び量子化を行つた後に、可変長符号化を行つて符号量を抑制している。但し量子化が荒い場合は復号側で再構成される画像は元の画像（符号化側）に比べて符号化による誤差が大きくなる。

【0010】

【発明が解決しようとする課題】上記した従来の動き補償予測符号化における処理単位であるマクロブロックは、動画像符号化の国際標準であるMPEG1、2等では、通常は水平、垂直各 16 画素で構成される。しかし、1個のマクロブロックに複数の動き領域が存在する場合は正しい動きベクトルを検出することが難しく、残差信号が多く発生してしまう。しかも、符号量に余裕が少ないと量子化が粗くなってしまい、復号画像の画質劣化が問題となる。

【0011】そこで、図8に示すように 16×16 画素のマクロブロックを4個の 8×8 画素のブロックに分割して、 8×8 画素のブロック各々独立に動き補償予測を行えば、より細かな動き領域に対応できる。そこで、ブロックの大きさを 8×8 画素にした場合の動き補償予測回路を図9に示す。

【0012】図9は図7に示した動き補償予測回路1内の動き検出器11の動き補償予測部分の処理を 16×16 画素単位から 8×8 画素単位に変更したもので、その他の部分は基本的には図7のそれと同一であるため省略した。

【0013】図8に示したようにブロックの大きさを 8×8 画素単位にした場合、図7の例に比べて符号化する残差信号は少なくなるが、動きベクトルのデータ及び予測モード（前方予測、後方予測といった予測方向、インストラ＝面内符号化などを選択する情報）といった付加情報が 16×16 画素単位のマクロブロックの約4倍となるため、こうした動きベクトルや付加情報の符号量が増大して、かえって復号側に送信する符号量が増大してしまうという問題が生じる。

【0014】一方、別の符号化標準であるH.263やMPEG4では、符号化の処理単位であるマクロブロックは 16×16 画素単位であるが、図10に示した動き補償予測回路1で示すように、動き検出器18は 16×16 動きベクトル検出部181と 8×8 動きベクトル検出部182を有し、これらベクトル検出部181、182は 16×16 画素と 8×8 画素単位のブロックについて動きベクトルを求める。

【0015】その後、ある一定の条件下で 16×16 画素と 8×8 画素単位のブロックを用いた動き補償予測のどちらが適切であるかをベクトル選択部184で選択し、 16×16 画素のマクロブロック単位で、 16×16 画素と 8×8 画素単位の動き補償予測を切り替えることが可能となっており、選択された方の動きベクトルを出力することになる。

【0016】しかし、この場合でも 8×8 画素単位のブロックを選択した場合は、動きベクトル等の符号量が大きくなるため、あまり 8×8 画素単位の動き補償予測を選択することが出来ず、 8×8 画素単位の動き補償予測の効果を十分に發揮出来ないという問題があった。

【0017】本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、細かな動き領域に対しても残差信号を少なくし且つ符号量を抑制して、予測画像を作成することができる動き補償予測回路を提供することにより、この動き補償予測回路を用いることによって、復号時に高画質の画像を得ることができるよう動画像データを符号化できる動画像符号化装置を提供することである。

【0018】

【課題を解決するための手段】上記目的を達成するために、第1の発明の特徴は、原画像を $2M \times 2N$ (M, N は整数) の画素単位のブロックに分割し、更にこのブロックを4分割して、4個の $N \times N$ 画素のブロックを得、これら4個の $M \times N$ 画素のブロックのそれぞれから求めた動きベクトルを用いて前記原画像に対する予測画像を作成することにより、動き補償予測を行う動き補償予測回路において、前記各 $M \times N$ 画素のブロックから動きベクトルを検出するベクトル検出手段と、このベクトル検出手段により検出した4個の動きベクトルを最大2個以下の動きベクトルに統合して数を減少させる統合手段と、前記統合手段により統合された動きベクトルを用い

て前記原画像に対する予測画像を作成する画像作成手段と備えたことにある。

【0019】この第1の発明によれば、例えばM及びNを8とすると、原画像は 16×16 画素のマクロブロックに分割され、それが更に 8×8 画素のサブブロックに分割される。これにより、 16×16 画素のマクロブロックに複数の動き領域が存在する（細かな動きがある）場合でも、それを更に、細かく分けた 8×8 画素のサブブロックのそれぞれについて動きベクトルを求めるにより、上記した細かな動きに対応することができ、残差信号を少なくすることができる。しかし、このままでは動きベクトルが多く符号量が増えてしまうので、4個の動きベクトルを最大2個に統合して、前記符号量の増大を防いでいる。

【0020】第2の発明の特徴は、前記請求項1に記載の動き補償予測回路において、前記統合手段は、前記ベクトル検出手段により検出された4個の動きベクトルの中で任意の1個の動きベクトルを固定し、残りの3個の動きベクトルを導出したM×N画素のブロック領域を全て前記固定の動きベクトル値か、或いはこの固定の動きベクトル値と残りの3個の動きベクトルのいずれか一つの値に統合することにより、動きベクトルを最大2個以下に減少させることにある。

【0021】この第2の発明によれば、例えば、 8×8 画素の4個のサブブロックについて、A、B、C、Dの4個の動きベクトルが得られた場合、例えばAの動きベクトルを固定すると、残りのB、C、Dの動きベクトルを導き出した 8×8 画素のサブブロックをAのみ又は、Aと例えばBの2個の動きベクトルに統合することにより、前記4個の動きベクトルを最大2個の動きベクトルに減少させることができる。

【0022】第3の発明の特徴は、前記請求項1又は2に記載の動き補償予測回路において、前記統合手段が動きベクトルを統合する際に、いずれのパターンの統合を行うかについて重み付けをすることにある。

【0023】この第3の発明によれば、前記重み付けにより、例えば、 8×8 画素の4個のサブブロック全ての領域が固定ベクトルの、例えばAの動きベクトルに統合しやすいようにすることができ、最適な動きベクトルの統合を行うことができる。

【0024】第4の発明の特徴は、前記請求項1乃至3いずれかに記載の動き補償予測回路において、前記M及びNは8で、前記統合手段は前記ベクトル検出手段により検出された 8×8 画素ブロック毎の4個の動きベクトルを最大2個以下に統合して数を減少させることにある。

【0025】第5の発明の特徴は、原画像を $2M \times 2N$ (M, Nは整数)の画素単位のブロックに分割し、更にこのブロックを4分割して、4個のM×N画素ブロックを得、これら4個のM×N画素のブロック又は、前記2

$M \times 2N$ 画素のブロックから求めた動きベクトルを用いて前記原画像に対する予測画像を作成することにより、動き補償予測を行う動き補償予測回路において、前記2 $M \times 2N$ 画素のブロックから動きベクトルを検出する第1のベクトル検出手段と、前記各 $M \times N$ 画素のブロックから動きベクトルを検出する第2のベクトル検出手段と、この第2のベクトル検出手段により検出した4個の動きベクトルを最大2個以下の動きベクトルに統合してベクトルの数を減少させる統合手段と、この統合手段により最大2個以下に統合された動きベクトルと前記第1のベクトル検出手段により検出された動きベクトルとを比較してより適切な動きベクトルを選択する選択手段と、この選択手段により選択された動きベクトルを用いて前記原画像に対する予測画像を作成する画像作成手段とを備えたことにある。

【0026】この第5の発明によれば、例えば、M及びNを8とした場合、 16×16 画素のマクロブロックと 8×8 画素の4個のサブブロックの両方の動きベクトルを求めておき、 8×8 画素のサブブロックについては動きベクトルを2個以下に統合し、得られた統合ベクトルと、上記した 16×16 画素のマクロブロックから得られた動きベクトルとを比較評価して、いずれか適切な動きベクトルを選択し、選択した動きベクトルを用いて前記予測画像を作成する。

【0027】第6の発明の特徴は、前記請求項5に記載の動き補償予測回路において、前記選択手段は、重み付けした評価基準を用いて、前記適切な動きベクトルを選択することにある。

【0028】この第6の発明によれば、前記重み付けにより、選択される動きベクトルの割合を調整できるため、より適切な動きベクトルが選択されるようになる。

【0029】さらに、前記請求項1乃至6いずれかに記載の動き補償予測回路と、この動き補償予測回路により原画像から作成された予測画像と前記原画像の差分データを求める減算手段と、この減算手段により求められた差分データを直交変換する変換手段と、この変換手段により直交変換された差分データを量子化する量子化手段と、この量子化手段により量子化された差分データを符号化する符号化手段とを備えれば、前記動き補償予測回路は、例えば 16×16 画素のマクロブロックを更に4分割した 8×8 画素のサブブロックから得られた4個の動きベクトルを最大2個に統合して予測画像を作成するため、この予測画像と前記原画像の差分データを求めた場合、細かい動きに対応でき、且つ残差信号を少なくできる。また、前記差分データを直交変換して量子化したデータと最大2個に統合した動きベクトルと、この動きベクトルの統合の際のパターンを予測モードと共に符号化して復号側に送信するため、送信データを増加させることなく、復号画像の画質が高い差分データを復号側に送信することができる。

40

【0030】そして、この動画像符号化装置において、前記符号化手段はデータを可変長符号化する可変長符号化器であり、前記動き補償予測回路により動きベクトルを統合する際の統合パターン情報を前記動き補償予測回路により得られた動きベクトルと共に可変長符号化することにより、送信データ量を抑制することができる。

【0031】

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の動き補償予測回路を備えた動画像符号化装置の第1の実施の形態を示したブロック図である。動画像符号化装置は、動き予測補償回路1、減算器2、DCT器3、量子化器4、可変長符号化器5、逆量子化器6、逆DCT器7を有している。

【0032】動き予測補償回路1は、 8×8 動き検出器16、ベクトル統合回路17、予測画像作成回路12、評価値検出及び予測モード判定回路13、フレームメモリ14及び加算器15を有している。

【0033】次に本実施の形態の動作について説明する。原画像100は減算器2にて、動き予測補償回路1から供給される予測画像との差分が取られ、この差分データがDCT器3に入力される。DCT器3は入力される差分データを離散コサイン変換し、これを量子化器4で量子化する。可変長符号化器5は、量子化器4で量子化された量子化データ及び動き予測補償回路1から入力される動きベクトルと予測モード等を可変長符号化する。得られた符号化データは図示されない復号側に送信される。

【0034】次に動き予測補償回路1の動作について更に詳細に説明する。本例の動き予測補償回路1は 8×8 動き検出器16を有し、更にこの 8×8 動き検出器16と評価値検出及び予測モード判定回路13との間に、動きベクトルを統合するベクトル統合回路17が挿入されているところが従来例と異なる構成である。

【0035】 8×8 動き検出器16は、原画像100を 16×16 画素のマクロブロック毎に 8×8 画素のサブブロックに分割して動きベクトルを求め、この動きベクトルをベクトル統合回路17に供給する。ベクトル統合回路17は4個の 8×8 動きベクトルを最大2個の動きベクトルまでに統合し、統合した動きベクトルとベクトル統合パターンの情報が評価値検出及び予測モード判定回路13に出力される。

【0036】なお、評価値検出及び予測モード判定回路13から出力される動きベクトル及び予測モードは従来のものとは異なり、動きベクトルは最大2個の値までに制限され、予測モードは前述のベクトル統合パターンが含まれることになる。

【0037】図2は上記したベクトル統合回路17における処理の詳細を示したフローチャートである。 $8 \times 8 - MC$ (8×8 画素の単位の動き補償予測) の4個の動

10

きベクトルとして、図3に示したようなMV-A、B、C、Dの内、例えば左上のMV-Aを図4の(a)～(h)における“A”としてステップ201で固定し、更に、ステップ202の動きベクトル設定によって、図4の“B”的動きベクトルとしてMV-A、B、C、Dのいずれか1組を選択する。次に、ステップ203にて、これら2個の動きベクトルによって図4の(a)～(h)の各パターンにおける評価値を検出し、ステップ204にて、評価値が最小となる統合パターンを決定する。これを動きベクトルMV-B、C、Dの各場合について行い、評価値が全ての組合せの中で最小となる動きベクトル統合パターンを決定する。

20

【0038】ここでは、Aの動きベクトルを固定したが、場合によってはその他のB、C、Dのいずれか1つを固定する動きベクトルを選択しても良い。この固定する動きベクトルの設定方法の一例としては、 $8 \times 8 - MC$ における選択された4組の動きベクトルの評価値の内、評価値が最も小さい動きベクトルを固定動きベクトルとする方法が考えられる。勿論、処理能力に余裕があれば固定動きベクトルを“A”、“B”、“C”、“D”的全てに設定し、これら全ての場合について評価値の検出を行っても良い。

20

【0039】尚、ステップ203で求められる評価値は、動きベクトル等の想定発生符号量によって評価値ウェイティング関数50による重み付けを行なっている。最も簡略的には、図4の(h)の場合は $16 \times 16 - MC$ (16×16 画素単位の動き補償予測)なので、これ以外の図4の(a)～(g)の評価値に対して一定値を加算する重み付けを行って、図4の(h)のパターンを選び易いようとする。

30

【0040】本実施の形態によれば、原画素100の各マクロブロックを 8×8 画素のサブブロックに分割して、4個の動きベクトルを求め、求めた4個の動きベクトルを最大2個の動きベクトルに統合し、この最大2個の動きベクトルとその際の統合パターンを復号側に送信することにより、細かな動き領域に対しても多くの残差信号が発生することを抑えると共に、動きベクトルの発生符号量の増加を最小限に抑えることができるため、より細かな動き領域に対応することができ、復号画像の一層の画質向上を図ることができる。

40

【0041】図5は本発明の動き補償予測回路の第2の実施の形態を示したブロック図である。但し、図1に示した第1の実施の形態と同様の部分は同一符号を付し、且つ適宜その説明を省略する。

50

【0042】動き補償予測回路1は、動き検出器18、予測画像作成回路12、評価値検出及び予測モード判定回路13、フレームメモリ14及び加算器15を有している。本例の動き検出器18は、 16×16 画素のマクロブロックにおける動きベクトル検出部181と、 8×8 画素のサブブロックにおける動きベクトル検出部1

82、動きベクトル検出部182により検出された動きベクトルを最大2個の動きベクトルに統合するベクトル統合部183、及び動きベクトル検出部181の動きベクトルとベクトル統合部183で統合された動きベクトルのいずれかの動きベクトルを選択するベクトル選択部184を有している。即ち、本例は動き検出器18の内部にベクトル統合機能が含まれている。

【0043】次に本実施の形態の動作について説明する。 16×16 画素又は、 8×8 画素のブロック用の2つの動き検出部181、182により検出された動きベクトルの内、 8×8 動き検出部181の動きベクトルのみがベクトル統合部183に供給される。これにより、ベクトル統合部183は4個の 8×8 動きベクトルを最大2個の動きベクトルまでに統合し、統合した動きベクトルとベクトル統合パターンの情報をベクトル選択部184に出力する。

【0044】ベクトル選択部184は、動き検出部181の動きベクトルと、動き検出部182の動きベクトルとのいずれを採用するかを選択する。即ち、ベクトル選択部184には、各動き検出部181、182から動きベクトル検出時の評価値も供給されるが、 $16 \times 16 - MC$ と $8 \times 8 - MC$ において想定される動きベクトル符号量の差を反映するようなウェイティングを、 16×16 画素のマクロブロックと 8×8 画素の4個のサブブロックの合計の2つの評価値間にに対して施した後に、評価値の大小判定を行って、より小さい評価値となる動きベクトルを選択する。この選択結果が評価値検出及び予測モード判定回路13及び予測画像作成回路12に入力される。以降の動作は図1に示した第1の実施の形態と同様である。

【0045】なお、上記したベクトル統合部183の動作は基本的には図1に示したベクトル統合回路17のそれと同一である。しかし、ベクトル統合回路17では、評価値検出及び予測モード判定回路13で再度評価値検出を行う場合に、内部で検出された最小評価値を出力する必要はない。しかし、動き検出器18では、 16×16 、 8×8 動き検出部181、182からの評価値で 16×16 、 8×8 画素ブロックのいずれの動きベクトルを採用するかを選択するため、ベクトル統合部183から最小評価値をベクトル選択部184に出力する必要がある。

【0046】また、上記した動き補償予測回路1を備えた本例の動画像符号化装置の構成は図1に示した第1の実施の形態と同一であるため、図示は省略した。

【0047】本実施の形態も、図1に示した第1の実施の形態と同様の効果がある。尚、上記の第1、第2の実施の形態では、 16×16 画素単位のブロックを4分割した4個の 8×8 画素単位のブロックを用いて説明したが、 $2N \times 2N$ (Nは整数)画素単位のブロックを4分割した4個のN×N画素単位のブロックを用いて説明し

た場合、あるいは $2M \times 2N$ (M, Nは整数)画素単位のブロックを4分割した4個のM×N画素単位のブロックを用いて説明した場合も、構成及び動作は前実施の形態と同様で、同様の効果を得ることができる。

【0048】

【発明の効果】以上詳細に説明したように、本発明の動き補償予測回路によれば、 $2M \times 2N$ (M, Nは整数)画素単位のブロックを4分割した4個のM×N画素のブロック単位の動き補償予測において、M×N画素

10のブロックの各々について得られる4個の動きベクトルを、ブロックを統合して、統合されたブロック内は同じ動きベクトル値にすることによって最大2個の動きベクトルに限定することにより、細かな動き領域に対してても残差信号を少なく且つ符号量を抑制して予測画像を作成することができる。それ故、送信データを増大させることなく、復号側で復号した際の画像が高画質となる動画像データを送信することができるため、 $2M \times 2N$ 画素単位の動き補償予測に比べ、復号画像の画質を一層向上させることができる。

20 【図面の簡単な説明】

【図1】本発明の動き補償予測回路を備えた動画像符号化装置の第1の実施の形態を示したブロック図である。

【図2】図1に示したベクトル統合回路の動作を示したフローチャートである。

【図3】 $8 \times 8 - MC$ の動きベクトル例を示した図である。

【図4】動きベクトルの統合動作のパターン例を示した図である。

【図5】本発明の動き補償予測回路の第2の実施の形態を示したブロック図である。

【図6】従来からの動画像符号化の方法を説明する説明図である。

【図7】従来の動き補償予測回路の構成例を示したブロック図である。

【図8】 16×16 画素マクロブロックを4個の 8×8 画素サブブロックに分割する様子を説明する説明図である。

【図9】従来の動き補償予測回路の他の構成例を示したブロック図である。

40 【図10】従来の動き補償予測回路の更に他の構成例を示したブロック図である。

【符号の説明】

1 動き補償予測回路

2 減算器

3 DCT器

4 量子化器

5 可変長符号化器

6 逆量子化器

7 逆DCT器

50 12 予測画像作成回路

11


- 13 評価値検出及び予測モード判定回路
- 14 フレームメモリ
- 15 加算器
- 16 8×8動き検出器
- 17 ベクトル統合回路
- 18 動き検出器

12


- * 100 原画像
- 181 16×16動きベクトル検出部
- 182 8×8動きベクトル検出部
- 183 ベクトル統合部
- 184 ベクトル選択部

*

【図1】




【図2】




【図3】

MV-A	MV-B
MV-C	MV-D


【図8】




【図4】



【図9】




【図5】




18

【図6】



【図7】



【図10】

